Samsung นำเสนอเทคนิคการผลิตชิปใหม่ชื่อว่า Backside Power Delivery Network (BS-PDN) ที่จะช่วยลดพื้นที่ที่ต้องการของแผ่นเวเฟอร์ลงได้อีก 14.8% จากเทคนิคเดิมแบบ Front Side Power Delivery Networks (PDNs)

ตัวเลขความสำเร็จในการผลิตยีลด์ได้ที่ 10.6% และพื้นที่ของแผงวงจร ARM 2 แผงก็ลดลงไป 19% ในขณะที่ความยาวของเส้นนำไฟฟ้าก็สั้นลง 9.2% ด้วย

ปกติแล้ววิธีการแบบ Frontside PDNs (FSPDNs) ส่วนประกอบของชิปจะต้องเรียงกันที่ด้านหน้าของแผ่นเวเฟอร์ แล้วถึงถ่ายโอนพลังานจากภาคจ่ายไฟเข้าไปที่ส่วนของเส้นสัญญาณและทรานซิสเตอร์ ซึ่งจำเป็นต้องใช้พื้นที่และทรัพยากรร่วมระหว่างการส่งและเครือข่ายสัญญาณ เป็นการเพิ่มแรงต้านทานในการพาอิเล็กตรอนผ่านส่วนต่าง ๆ ไปยังส่วนด้านในสุด ส่งผลให้เกิดการสูญเสียพลังงานจำนวนมากระหว่างทาง

แต่แบบ BS-PDN (Backside Power Delivery Network) จะเป็นการออกแบบใหม่เพื่อแก้ไขข้อจำกัดเดิมเหล่านั้นออกไป มีการแยกส่วนของการส่งพลังงานและเครือข่ายสัญญาณออกจากกัน หันมาใช้ด้านหลังของแผ่นเวเฟอร์ในการจ่ายพลังงานแทน ส่งผลให้ระยะทางในการจ่ายไฟนั้นสั้นลง เส้นทางการจ่ายไฟที่กว้างขึ้น ช่วยลดแรงต้านทานลง เพิ่มประสิทธิภาพในการจ่ายพลังงาน และลดความแออัดของเส้นทาง

ณ ตอนนี้ยังไม่ได้มีการประกาศว่าจะเริ่มสามารถนำเอาเทคนิคนี้มาใช้งานอย่างเป็นทางการได้เมื่อไหร่ แล้วก็ยังมีประเด็นในเรื่องของปัญหาความท้าทายที่จะเอาเทคนิคนี้มาใช้ด้วย ซึ่งก็ไม่แน่ว่าอาจจะยังไม่สามารถนำเอามาใช้งานจริง ๆ ได้ รวมไปถึงผู้ผลิตเจ้าอื่น ๆ อย่าง TSMC หรือ Intel ด้วย อย่างน้อย ๆ ก็น่าจะอีกหลายปีข้างหน้า

ที่มา TechSpot

---

สามารถเลือกซื้อ SSD ได้ที่ https://computeandmore.com/categories/components-diy/solid-state-drive-ssd
หรือจัดสเปคคอมได้ที่ https://computeandmore.com/custom-spec
เลือกอ่านบทความอื่นๆของ Compute And More ได้ที่ https://computeandmore.com/blogs